12月30日 SSLアクセラレータの開発進捗(4)

1つのDSP48E2に2個の32bit幅の26bitシフタを入れたものができました。 動くverilogファイルを作成するのに5日間かかりました。 これをつなぐと２つの巨大な数を26bitシフトすることができるようになる。 データ系ではLUTやFFを1つも使っていないことが特長。 制御系ではLUT、FFを使っていますが、全体で1個でいいので、LUT、FF(Fabric)を大幅に節約ができる。 最初のアイディア通りに完成しています。5日かかったのは、妨害されたため。

12月29日 年末年始について

年末年始は休まずXilinx AlveoをSSLアクセラレータにする作業を していると思います。平常通り連絡も可能です。 ここ数日、脳に直接、疲労感を与える攻撃を受けて、体が痛くてベッドに倒れていました。 これまで「頭痛」という表現を使って説明をしてきたからだと思うのですが、 頭痛以外の方法を使って妨害してきているようです。
作業が進まないおかげで、先の話をすることが多くなるのですが、 AlveoはRSA暗号の鍵が大きくなればCPUより高速になります。 暗号プロセッサSnakeCubeのIPのビジネスを立ち上げられるように、していくつもりです。

12月28日 日本銀行向け暗号装置を失注した話

1999年に大型コンピュータ向けに開発された暗号LSI ICF3 はRSA暗号の性能が世界一でした。当時、これが評価されたのか、日立のSEが僕のところにやってきて、 「オープン系の暗号装置は開発できるか？」と訊ねた。メールで２，３やり取りをすることになったのですが、 「(日本銀行向け暗号装置の開発は)みなさんの大切な税金を使うことになる。」とも書いてあった。
僕はICF3の開発で何故か、体が痛くなっていて開発への意欲がなくなっていました。 普通なら是が非でも受注したいという内容のメールを書いていたと思うのですが 「オープン系の暗号装置は、開発できる」とだけ書いて返信をした。

この話は失注になり、この後、日本政府関係の暗号装置はNECが、頑張ることになったのですが、 このとき日立が受注に成功していれば、僕が日立にいるときに SnakeCubeを発明して NECよりも圧倒的に高速な公開鍵暗号の暗号装置を日本政府に収めることに成功したかもしれない。

12月27日 安価なSSLアクセラレータを目指す

12月27日 16:00追加

マイナンバーカードのセキュリティ不足が政府の Ideaboxで話題になった。 僕が10年前に考えた方式が役立つのだが10年前政府の公募で不採択になっている。 そのときに開発していたソフトウェアを本サイトに復元しています。
このとき採択されれば僕はRSA 2048bitのICカードを販売することができました。 アマゾンのAWSで、かなり必要なSSHの鍵とか、デジタル庁で話題のPPAP廃止のための代案として 使えるS/MIMEの鍵として使える、とても安価なICカードを国民は手に入れることができて、 今頃は、便利に使えていたはずです。 不採択には、みなさんの応援が不足していたように思っています。
今回、30万円のXilinxのAlveoは税金ではなく自費購入してSSLアクセラレータを作ろうとしています。 Alveoはサーバセンター向けに作られたハードなので、SSLアクセラレータのソフトを作るだけで、 商品になります。SSLアクセラレータは、一般の人には直接は関係しませんが、 ウェブサイトを閲覧する人は、間接的には関係します。 例えばSSLアクセラレータとしてAlveoが大量にサーバセンターに導入されAlveoの単価が下がれば、 レンタルサーバの価格に影響するように思います。(サーバ部屋面積当たりの能力が上がるなどの理由もある)
ICカードのときの経験をいえば、税金を使うなという批判をされたために、 デジタル庁がPPAP廃案対策の費用を、僕が使う税金の少なくとも数十倍以上の税金を使うことになった。 と言えるように思います。←適切な表現にすると、恐らくそれくらいの税金を使うことになるだろう
僕のICカードのときの経験は、ともかく、SSLアクセラレータの開発について、 みなさんの応援を、よろしくお願いいたします。

図をマウスでクリックすると拡大されます

写真の下にあるPCIカードは2003年に自費購入(12万8000円税別)したAEP1000L

12月26日 SSLアクセラレータの開発進捗(3)

1個のDSP48E2で2つの26bitシフタを作っています。このシフタをつなげて大きな２つの数のシフトをする。 とてつもなく数が大きくなっていくと1チップに収まらなくなるのでシフタの接続はチップ間も接続できる必要がある。 XilinxのSSIテクノロジ、要するにチップ間の配線遅延が、どの程度かわからないが、 対応できるシフタの設計をしています。 チップ間の接続に１サイクルを追加する設計は、シフタの制御論理をもう一種作るだけで対応可能。 ２サイクルだと、さらにシフタと制御論理の２種類を追加する。SSIが高速だということを期待して、 とりあえず１サイクルの設計図とverilogファイルを作成する方向に。
シフタは32bit幅にこだわった。乗算DSPも32bit幅。これで自作プログラムでも配置しやすい。

12月25日 SSLアクセラレータの開発進捗(2)

Xilinx Alveo U50向けのparrot like の設計図を作成中。AlveoのFPGAはUltraScale+なのですがDSPにはDSP48E2がある。 python like のときはDSP48E2で48bit幅の17bitシフタを作りました。 今回は1個のDSP48E2で32bit幅の26bitシフタを2個入れるため力を入れています。 制御信号以外DSP48E2だけで構成される。２日くらいかかるかも。 これは論理合成では、できないだろうと満足している。

12月25日 ケーブルテレビの料金値上げ

自宅では地デジの放送をケーブルを使って受信している。 その再送信サービスが来年４月に２倍以上の料金になるという話で親が解約を考えている。 ケーブル会社は値上げの理由に放送設備の老朽化を挙げていた。
地デジの機器には日本の衛星・地上デジタル放送の標準暗号として採用されている Multi2暗号のハードが入っていると思うが、これには僕が日立で取得した特許が 入っているかもしれない。寄与率５％、日立退職後に6000円くらい貰った。 (このときDES暗号の特許と含めて1万2000円程度貰っている) 暗号アルゴリズムの特許ではなくて高速化実装の特許。
東大卒の上長にMulti2発明キットを渡され、発明したのは僕だったのだけど、 ICF3(1999年)の暗号LSIに実際に実装して特許を書いたのは筑波大卒の新人。
Multi2発明キット代を考えるなら6000円かもと思えなくもないが、 地デジの機器の全体では儲かっただろうに6000円かと思えなくもない。
SNS上の動画関係の人の中に僕のMulti2の特許のことを知っている人がいたのは、 ちょっと嬉しかった。

ICF3の開発をしていたころは、僕は東大卒のいっぱいいる部署にいたのだが、 ほとんどの成果を僕に集約させ、その僕を潰してリストラで東大卒が大儲けした。 そして偉くなった人もいる。というのが現状。僕は超長時間残業で大変だったのに。

12月24日 SSLアクセラレータの開発進捗(1)

Xilinx Alveo U50向けのparrot likeの設計図を作成中。 pyhon likeの乗算器の部品を大きな乗算器に交換する作業。 時間がかかっているのは頭痛のため。作業はできるが、ゆっくりとしかできず 10日で終わる作業が30日かかるという状況。 １年なら３年になるが、これでは困ることになるはず。

12月21日 デジタル庁が民間人材を募集するらしい

ITmedia記事「デジタル庁、民間人材を募集へ 兼業もOK」 僕のこれまでの日記を読んでいれば、僕がデジタル庁を目指していないことがわかるのだけど、 読んで欲しいと思う人ほど、毎日は読んでないだろうし、ここで書くことにします。
僕のマイナンバーカードの計画は、最初からXilinxのPCIeカード AlveoでSSLアクセラレータを 開発して、そこで開発した設計データ(verilogファイル)を流用しようというものです。

12月20日 日記サイトを再スタート

動機についてはトップページに書いてあります。